設(shè)計(jì)焊盤(pán)時(shí)的注意事項(xiàng)如下：
　　1）焊盤(pán)孔邊緣到電路板邊緣的距離要大于 1mm，這樣可以避免加工時(shí)導(dǎo)致焊盤(pán)缺損。
　　2）焊盤(pán)補(bǔ)淚滴，當(dāng)與焊盤(pán)連接的銅膜線較細(xì)時(shí)，要將焊盤(pán)與銅膜線之間的連接設(shè)計(jì)成淚滴狀，這樣可以使焊盤(pán)不容易被剝離，而銅膜線與焊盤(pán)之間的連線不易斷開(kāi)。
　　3）相鄰的焊盤(pán)要避免有銳角。
　　大面積填充
　　電路板上的大面積填充的目的有兩個(gè)，一個(gè)是散熱，另一個(gè)是用屏蔽減少干擾，為避免焊接時(shí)產(chǎn)生的熱使電路板產(chǎn)生的氣體無(wú)處排放而使銅膜脫落，應(yīng)該在大面積填充上開(kāi)窗，后者使填充為網(wǎng)格狀。 使用敷銅也可以達(dá)到抗干擾的目的，而且敷銅可以自動(dòng)繞過(guò)焊盤(pán)并可連接地線。
　　跨接線
　　在單面電路板的設(shè)計(jì)中，當(dāng)有些銅膜無(wú)法連接時(shí)，通常的做法是使用跨接線，跨接線的長(zhǎng)度應(yīng)該選擇如下幾種：6mm、8mm 和 10mm。
　　接地
　　1．地線的共阻抗干擾 電路圖上的地線表示電路中的零電位，并用作電路中其它各點(diǎn)的公共參考點(diǎn)，在實(shí)際電路中由于地線（銅膜線）阻抗的存在，必然會(huì)帶來(lái)共阻抗干擾，因此在布線時(shí)，不能將具有地線符號(hào)的點(diǎn)隨便連接在一起，這可能引起有害的耦合而影響電路的正常工作。
　　2．如何連接地線 通常在一個(gè)電子系統(tǒng)中，地線分為系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等幾種，在連接地線時(shí)　　　　　應(yīng)該注意以下幾點(diǎn)：
　　1）正確選擇單點(diǎn)接地與多點(diǎn)接地。在低頻電路中，信號(hào)頻率小于 1MHz，布線和元件之間的電感可以忽略，而地線電路電阻上產(chǎn)生的壓降對(duì)電路影響較大，所以應(yīng)該采用單點(diǎn)接地法。 當(dāng)信號(hào)的頻率大于 10MHz 時(shí)，地線電感的影響較大，所以宜采用就近接地的多點(diǎn)接地法。 當(dāng)信號(hào)頻率在 1~10MHz 之間時(shí)，如果采用單點(diǎn)接地法，地線長(zhǎng)度不應(yīng)該超過(guò)波長(zhǎng)的 1/20，否則應(yīng)該采用多點(diǎn)接地。
　　2）數(shù)字地和模擬地分開(kāi)。電路板上既有數(shù)字電路，又有模擬電路，應(yīng)該使它們盡量分開(kāi)，而且地線不能混接，應(yīng)分別與電源的地線端連接（最好電源端也分別連接）。要盡量加大線性電路的面積。一般數(shù)字電路的抗干擾能力強(qiáng)，TTL 電路的噪聲容限為 0.4~0.6V，CMOS 數(shù)字電路的噪聲容限為電源電壓的 0.3~0.45 倍，而模擬電路部分只要有微伏級(jí)的噪聲，就足以使其工作不正常。所以兩類(lèi)電路應(yīng)該分開(kāi)布局和布線。
　　3）盡量加粗地線。若地線很細(xì)，接地電位會(huì)隨電流的變化而變化，導(dǎo)致電子系統(tǒng)的信號(hào)受到干擾，特別是模擬電路部分，因此地線應(yīng)該盡量寬，一般以大于 3mm 為宜。
　　4）將接地線構(gòu)成閉環(huán)。當(dāng)電路板上只有數(shù)字電路時(shí)，應(yīng)該使地線形成環(huán)路，這樣可以明顯提高抗干擾能力，這是因?yàn)楫?dāng)電路板上有很多集成電路時(shí)，若地線很細(xì)，會(huì)引起較大的接地電位差，而環(huán)形地線可以減少接地電阻，從而減小接地電位差。
　　5）同一級(jí)電路的接地點(diǎn)應(yīng)該盡可能靠近，并且本級(jí)電路的電源濾波電容也應(yīng)該接在本級(jí)的接地點(diǎn)上。
　　6）總地線的接法。總地線必須嚴(yán)格按照高頻、中頻、低頻的順序一級(jí)級(jí)地從弱電到強(qiáng)電連接。高頻部分最好采用大面積包圍式地線，以保證有好的屏蔽效果。
　　抗干擾
　　具有微處理器的電子系統(tǒng)，抗干擾和電磁兼容性是設(shè)計(jì)過(guò)程中必須考慮的問(wèn)題，特別是對(duì)于時(shí)鐘頻率高、總線周期快的系統(tǒng)；含有大功率、大電流驅(qū)動(dòng)電路的系統(tǒng)；含微弱模擬信號(hào)以及高精度 A/D 變換電路的系統(tǒng)。為增加系統(tǒng)抗電磁干擾能力應(yīng)考慮采取以下措施：
　　1）選用時(shí)鐘頻率低的微處理器。只要控制器性能能夠滿足要求，時(shí)鐘頻率越低越好，低的時(shí)鐘可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。由于方波中包含各種頻率成分，其高頻成分很容易成為噪聲源，一般情況下，時(shí)鐘頻率 3 倍的高頻噪聲是最具危險(xiǎn)性的。
　　2）減小信號(hào)傳輸中的畸變。當(dāng)高速信號(hào)（信號(hào)頻率高=上升沿和下降沿快的信號(hào)）在銅膜線上傳輸時(shí)，由于銅膜線電感和電容的影響，會(huì)使信號(hào)發(fā)生畸變，當(dāng)畸變過(guò)大時(shí)，就會(huì)使系統(tǒng)工作不可靠。一般要求，信號(hào)在電路板上傳輸?shù)你~膜線越短越好，過(guò)孔數(shù)目越少越好。典型值：長(zhǎng)度不超過(guò) 25cm，過(guò)孔數(shù)不超過(guò) 2 個(gè)。
　　3）減小信號(hào)間的交叉干擾。當(dāng)一條信號(hào)線具有脈沖信號(hào)時(shí)，會(huì)對(duì)另一條具有高輸入阻抗的弱信號(hào)線產(chǎn)生干擾，這時(shí)需要對(duì)弱信號(hào)線進(jìn)行隔離，方法是加一個(gè)接地的輪廓線將弱信號(hào)包圍起來(lái)，或者是增加線間距離，對(duì)于不同層面之間的干擾可以采用增加電源和地線層面的方法解決。
　　4）減小來(lái)自電源的噪聲。電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的系統(tǒng)中，系統(tǒng)中的復(fù)位、中斷以及其它一些控制信號(hào)最易受外界噪聲的干擾，所以，應(yīng)該適當(dāng)增加電容來(lái)濾掉這些來(lái)自電源的噪聲。
　　5）注意電路板與元器件的高頻特性。在高頻情況下，電路板上的銅膜線、焊盤(pán)、過(guò)孔、電阻、電容、接插件的分布電感和電容不容忽略。由于這些分布電感和電容的影響，當(dāng)銅膜線的長(zhǎng)度為信號(hào)或噪聲波長(zhǎng)的 1/20 時(shí)，就會(huì)產(chǎn)生天線效應(yīng)，對(duì)內(nèi)部產(chǎn)生電磁干擾，對(duì)外發(fā)射電磁波。 一般情況下，過(guò)孔和焊盤(pán)會(huì)產(chǎn)生 0.6pF 的電容，一個(gè)集成電路的封裝會(huì)產(chǎn)生 2~6pF 的電容，一個(gè)電路板的接插件會(huì)產(chǎn)生 520mH 的電感，而一個(gè) DIP-24 插座有 18nH 的電感，這些電容和電感對(duì)低時(shí)鐘頻率的電路沒(méi)有任何影響，而對(duì)于高時(shí)鐘頻率的電路必須給予注意。
　　6）元件布置要合理分區(qū)。元件在電路板上排列的位置要充分考慮抗電磁干擾問(wèn)題。原則之一就是各個(gè)元件之間的銅膜線要盡量的短，在布局上，要把模擬電路、數(shù)字電路和產(chǎn)生大噪聲的電路（繼電器、大電流開(kāi)關(guān)等）合理分開(kāi)，使它們相互之間的信號(hào)耦合最小。
　　7）處理好地線。按照前面提到的單點(diǎn)接地或多點(diǎn)接地方式處理地線。將模擬地、數(shù)字地、大功率器件地分開(kāi)連接，再匯聚到電源的接地點(diǎn)。 電路板以外的引線要用屏蔽線，對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都要接地，低頻模擬信號(hào)用的屏蔽線，一般采用單端接地。對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬屏蔽罩屏蔽。
　　8）去耦電容。去耦電容以瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)電路板時(shí)，每個(gè)集成電路的電源和地線之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用，一方面是本集成電路的儲(chǔ)能電容，提供和吸收該集成電路開(kāi)門(mén)和關(guān)門(mén)瞬間的充放電電能，另一方面，旁路掉該器件產(chǎn)生的高頻噪聲。數(shù)字電路中典型的去耦電容為 0.1μF，這樣的電容有 5nH 的分布電感，可以對(duì) 10MHz 以下的噪聲有較好的去耦作用。一般情況下，選擇 0.01~0.1μF 的電容都可以。一般要求沒(méi) 10 片左右的集成電路增加一個(gè) 10μF 的充放電電容。 另外，在電源端、電路板的四角等位置應(yīng)該跨接一個(gè) 10~100μF 的電容。
　　高頻布線
　　為了使高頻電路板的設(shè)計(jì)更合理，抗干擾性能更好，在進(jìn)行 PCB 設(shè)計(jì)時(shí)應(yīng)從以下幾個(gè)方面考慮：
　　1）合理選擇層數(shù)。利用中間內(nèi)層平面作為電源和地線層，可以起到屏蔽的作用，有效降低寄生電感、縮短信號(hào)線長(zhǎng)度、降低信號(hào)間的交叉干擾，一般情況下，四層板比兩層板的噪聲低 20dB。
　　2）走線方式。走線必須按照 45°角拐彎，這樣可以減小高頻信號(hào)的發(fā)射和相互之間的耦合。
　　3）走線長(zhǎng)度。走線長(zhǎng)度越短越好，兩根線并行距離越短越好。
　　4）過(guò)孔數(shù)量。過(guò)孔數(shù)量越少越好。
　　5）層間布線方向。層間布線方向應(yīng)該取垂直方向，就是頂層為水平方向，底層為垂直方向，這樣可以減小信號(hào)間的干擾。
　　6）敷銅。增加接地的敷銅可以減小信號(hào)間的干擾。
　　7）包地。對(duì)重要的信號(hào)線進(jìn)行包地處理，可以顯著提高該信號(hào)的抗干擾能力，當(dāng)然還可以對(duì)干擾源進(jìn)行包地處理，使其不能干擾其它信號(hào)。
　　8）信號(hào)線。信號(hào)走線不能環(huán)路，需要按照菊花鏈方式布線。
　　9）去耦電容。在集成電路的電源端跨接去耦電容。
　　10）高頻扼流。數(shù)字地、模擬地等連接公共地線時(shí)要接高頻扼流器件，一般是中心孔穿有導(dǎo)線的高頻鐵氧體磁珠。